更新了skill

fpga_flash/SKILL.md

@@ -118,11 +118,18 @@ python "C:/Users/bowei/.claude/skills/fpga_flash/scripts/program_flash.py" \
 - `--mcs-file`：第三步生成的 .mcs 路径
 - `--ltx-file`：若设计无 ILA，省略此参数（脚本自动跳过 PROBES.FILE 配置）
 
-此脚本在同一个 Vivado batch 会话中完成：硬件连接 → cfgmem 器件创建 → 擦除/编程/验证。
+此脚本在同一个 Vivado batch 会话中完成：硬件连接 → cfgmem 器件创建 → **载入 flash-loader 比特流（关键步骤）** → 擦除/编程/验证 → 回载用户 bit。
 
-**验证成功的标志：** 输出包含 `End of startup status: HIGH` 且无 `ERROR` 行。
+**验证成功的标志（真正写入 flash）：** 输出必须包含
+`Performing Erase Operation... Erase Operation successful`、
+`Program/Verify Operation successful`、`Flash programming completed successfully`，
+并能读到非零的 `Mfg ID`（如 Winbond=`ef`、Micron=`20`）。
+> ⚠️ 仅有 `End of startup status: HIGH` **不代表写了 flash**——那只是把 bit 载入 FPGA
+> 易失配置。若看到 `Mfg ID : 0 / Unable to read device properties`，说明 flash-loader
+> 没接管 SPI 总线（本 tcl 已用 `create_hw_bitstream`+`program_hw_devices` 载入
+> `spi_<part>_pullnone.bit` 修复此问题）。
 
-ILA core 的 `Dropping logic core` WARNING 是正常现象（golden 镜像不含 ILA core），不影响烧写结果。
+ILA core 的 `Dropping logic core` WARNING 是正常现象（载入 loader/golden 镜像时不含 ILA core），不影响烧写结果。
 
 ---