31 lines
780 B
Tcl
31 lines
780 B
Tcl
# Vivado 批处理仿真脚本 - 8位计数器
|
||
# 由 vivado-sim 技能自动生成
|
||
|
||
# 创建仿真工程
|
||
create_project -force sim_proj ./sim_proj -part xc7a200tfbg676-2
|
||
set_property simulator_language Verilog [current_project]
|
||
|
||
# 添加设计源文件
|
||
add_files -norecurse ./counter8.v
|
||
|
||
# 添加仿真文件
|
||
add_files -fileset sim_1 -norecurse ./tb_counter8.v
|
||
|
||
# 设置顶层仿真模块
|
||
set_property top tb_counter8 [get_filesets sim_1]
|
||
set_property top_lib xil_defaultlib [get_filesets sim_1]
|
||
|
||
# 设置仿真时长（100个时钟周期 × 10ns = 1000ns，留一些余量用2000ns）
|
||
set_property -name {xsim.simulate.runtime} -value {2000ns} -objects [get_filesets sim_1]
|
||
|
||
# 启动仿真
|
||
launch_simulation
|
||
|
||
# 运行仿真
|
||
run all
|
||
|
||
# 关闭仿真
|
||
close_sim
|
||
|
||
# 退出 Vivado
|
||
exit |