V125-260722：(暂时发现DPD/FSSI/网页频谱显示都不正常，临时提交)1.合并增加 Web 端 FPGA .mcs 在线升级功能，支持升级进度及错误状态反馈。2.合并优化 FPGA 升级后的恢复流程，实现无需断电的 FPGA 配置、JESD 链路及 RF 热恢复。3.合并重构 ORx 功率、FSSI 和 FWD 计算；4.合并DPD相关优化和调试日志；5.合并IQ 频谱数据接收由 eth1 调整至 eth0，降低对外部网口连接状态的依赖。

src/atsc_app/adrv9009/jesd204b_config.h

@@ -0,0 +1,27 @@
+#ifndef _JESD204B_CONFIG_H_
+#define _JESD204B_CONFIG_H_
+
+
+void jesd204b_tx0_wr(u32 addr,u32 dat);
+void jesd204b_fb0_wr(u32 addr,u32 dat);
+void jesd204b_rx0_wr(u32 addr,u32 dat);
+void jesd204b_tx1_wr(u32 addr,u32 dat);
+void jesd204b_fb1_wr(u32 addr,u32 dat);
+void jesd204b_rx1_wr(u32 addr,u32 dat);
+
+void jesd204b_tx0_cfg(void);
+void jesd204b_fb0_cfg(void);
+void jesd204b_rx0_cfg(void);
+void jesd204b_tx1_cfg(void);
+void jesd204b_fb1_cfg(void);
+void jesd204b_rx1_cfg(void);
+
+
+
+
+
+
+#endif
+
+
+