Logo
Explore Help
Sign In
rfeng/repo-smod-atsc
Watch 1
Star 0
Fork 0
Code Issues Pull Requests Actions Packages Projects Releases Wiki Activity
13 Commits 1 Branch 0 Tags
46db56d45caea10122d3eb0af4231770d5ad332f
Commit Graph
7 Commits
Author SHA1 Message Date
rfeng 46db56d45c 新增:扩展 V1.1 WE 校准范围 2026-08-28 13:29:04 +08:00
efoxandrfeng 9763f09b4d 新增:V1.1 功率控制与射频路径更新 2026-08-28 13:28:36 +08:00
efoxandrfeng 936a850c6b 新增:V1.1 硬件功率校准 2026-08-28 13:28:25 +08:00
rfeng eebdd22256 重构:优化 DPD 的 FAGC 与 DAGC 时序 2026-08-28 13:28:14 +08:00
rfeng bded7b6836 修复:FSSI 刷新期间协调射频路径与 IQ 采集 2026-08-28 13:26:58 +08:00
rfeng 92b155499d V131R-260725:修正FSSI/FWD显示并优化8VSB频谱分析
修正FSSI/FWD标定、存储和LCD显示;增强8VSB场同步、MER分析及网页频谱展示;更新版本号与修改记录。
2026-07-28 14:05:40 +08:00
rfeng c6ab382383 V125-260722:(暂时发现DPD/FSSI/网页频谱显示都不正常,临时提交)1.合并增加 Web 端 FPGA .mcs 在线升级功能,支持升级进度及错误状态反馈。2.合并优化 FPGA 升级后的恢复流程,实现无需断电的 FPGA 配置、JESD 链路及 RF 热恢复。3.合并重构 ORx 功率、FSSI 和 FWD 计算;4.合并DPD相关优化和调试日志;5.合并IQ 频谱数据接收由 eth1 调整至 eth0,降低对外部网口连接状态的依赖。 2026-07-22 17:08:03 +08:00
Powered by Gitea Version: 1.27.0 Page: 52ms Template: 3ms
Auto
English
Bahasa Indonesia Deutsch English Español Français Gaeilge Italiano Latviešu Magyar nyelv Nederlands Polski Português de Portugal Português do Brasil Suomi Svenska Türkçe Čeština Ελληνικά Български Русский Українська فارسی മലയാളം 日本語 简体中文 繁體中文(台灣) 繁體中文(香港) 한국어
Licenses API