4 Commits

Include renames

Author	SHA1	Message	Date
efox	f6e4f84c27	fix(atsc_app): 暂停FSSI刷新期间的IQ采集 ... FSSI Refresh开启后，网页提前改写全局状态，使频谱隐藏函数误判状态 未变化而直接返回；同时i.MX仍持续组装IQ窗口并执行FFT和眼图分析。 由频谱页状态函数统一完成前端切换。后端在A/B轮询期间丢弃IQ包， 清除待处理窗口和旧测量结果；关闭FSSI Refresh后，从pkt_idx=0的 新窗口恢复采集，避免混入A/B切换期间或内核积压的旧数据。 验证：node --check src/web/www/js/dashboard.js，通过。 验证：加载Yocto环境后执行make -C src/atsc_app -j2，编译通过。 未部署到192.168.1.143，未执行板端FSSI开关和恢复验证。	2026-08-28 20:06:02 +08:00
efox	61c85f1fdc	feat(atsc_app): 增加ORx FSSI与实时IQ测量 ... V1.1平台的FAGC粗调死区内无法反映功率变化，且频谱页面关闭或DPD 更新期间，状态页面的SNR和左右带肩可能停止更新。 组合FAGC控制字和RMS残差计算FSSI，并保留A/B切换防抖；采用固定 500 kHz窗口实时计算SNR、LIMD和UIMD，后台测量不再依赖频谱页面。 同步网页无效值、A/B模式和左右带肩显示，并将DPD控制默认值设为 0x07，同时保持HardwareVersion参数解析顺序兼容。 验证：make -C src/atsc_app/tests check，全部通过。 验证：加载Yocto环境后执行make -C src/atsc_app -j2，编译通过。 未执行V1.1板端射频、AVQ及DPD训练后的实机验证。	2026-08-28 20:04:33 +08:00
rfeng	bded7b6836	修复：FSSI 刷新期间协调射频路径与 IQ 采集	2026-08-28 13:26:58 +08:00
rfeng	c6ab382383	V125-260722：(暂时发现DPD/FSSI/网页频谱显示都不正常，临时提交)1.合并增加 Web 端 FPGA .mcs 在线升级功能，支持升级进度及错误状态反馈。2.合并优化 FPGA 升级后的恢复流程，实现无需断电的 FPGA 配置、JESD 链路及 RF 热恢复。3.合并重构 ORx 功率、FSSI 和 FWD 计算；4.合并DPD相关优化和调试日志；5.合并IQ 频谱数据接收由 eth1 调整至 eth0，降低对外部网口连接状态的依赖。	2026-07-22 17:08:03 +08:00