rfeng c6ab382383 V125-260722：(暂时发现DPD/FSSI/网页频谱显示都不正常，临时提交)1.合并增加 Web 端 FPGA .mcs 在线升级功能，支持升级进度及错误状态反馈。2.合并优化 FPGA 升级后的恢复流程，实现无需断电的 FPGA 配置、JESD 链路及 RF 热恢复。3.合并重构 ORx 功率、FSSI 和 FWD 计算；4.合并DPD相关优化和调试日志；5.合并IQ 频谱数据接收由 eth1 调整至 eth0，降低对外部网口连接状态的依赖。

2026-07-22 17:08:03 +08:00

..

anywave

V125-260722：(暂时发现DPD/FSSI/网页频谱显示都不正常，临时提交)1.合并增加 Web 端 FPGA .mcs 在线升级功能，支持升级进度及错误状态反馈。2.合并优化 FPGA 升级后的恢复流程，实现无需断电的 FPGA 配置、JESD 链路及 RF 热恢复。3.合并重构 ORx 功率、FSSI 和 FWD 计算；4.合并DPD相关优化和调试日志；5.合并IQ 频谱数据接收由 eth1 调整至 eth0，降低对外部网口连接状态的依赖。

2026-07-22 17:08:03 +08:00

anywave_exc_start.sh

V125-260722：(暂时发现DPD/FSSI/网页频谱显示都不正常，临时提交)1.合并增加 Web 端 FPGA .mcs 在线升级功能，支持升级进度及错误状态反馈。2.合并优化 FPGA 升级后的恢复流程，实现无需断电的 FPGA 配置、JESD 链路及 RF 热恢复。3.合并重构 ORx 功率、FSSI 和 FWD 计算；4.合并DPD相关优化和调试日志；5.合并IQ 频谱数据接收由 eth1 调整至 eth0，降低对外部网口连接状态的依赖。

2026-07-22 17:08:03 +08:00

check_package.sh

V125-260722：(暂时发现DPD/FSSI/网页频谱显示都不正常，临时提交)1.合并增加 Web 端 FPGA .mcs 在线升级功能，支持升级进度及错误状态反馈。2.合并优化 FPGA 升级后的恢复流程，实现无需断电的 FPGA 配置、JESD 链路及 RF 热恢复。3.合并重构 ORx 功率、FSSI 和 FWD 计算；4.合并DPD相关优化和调试日志；5.合并IQ 频谱数据接收由 eth1 调整至 eth0，降低对外部网口连接状态的依赖。

2026-07-22 17:08:03 +08:00

extract_run_package.sh

V125-260722：(暂时发现DPD/FSSI/网页频谱显示都不正常，临时提交)1.合并增加 Web 端 FPGA .mcs 在线升级功能，支持升级进度及错误状态反馈。2.合并优化 FPGA 升级后的恢复流程，实现无需断电的 FPGA 配置、JESD 链路及 RF 热恢复。3.合并重构 ORx 功率、FSSI 和 FWD 计算；4.合并DPD相关优化和调试日志；5.合并IQ 频谱数据接收由 eth1 调整至 eth0，降低对外部网口连接状态的依赖。

2026-07-22 17:08:03 +08:00

load_to_cfg_file.sh

V125-260722：(暂时发现DPD/FSSI/网页频谱显示都不正常，临时提交)1.合并增加 Web 端 FPGA .mcs 在线升级功能，支持升级进度及错误状态反馈。2.合并优化 FPGA 升级后的恢复流程，实现无需断电的 FPGA 配置、JESD 链路及 RF 热恢复。3.合并重构 ORx 功率、FSSI 和 FWD 计算；4.合并DPD相关优化和调试日志；5.合并IQ 频谱数据接收由 eth1 调整至 eth0，降低对外部网口连接状态的依赖。

2026-07-22 17:08:03 +08:00

release_version.ini

V125-260722：(暂时发现DPD/FSSI/网页频谱显示都不正常，临时提交)1.合并增加 Web 端 FPGA .mcs 在线升级功能，支持升级进度及错误状态反馈。2.合并优化 FPGA 升级后的恢复流程，实现无需断电的 FPGA 配置、JESD 链路及 RF 热恢复。3.合并重构 ORx 功率、FSSI 和 FWD 计算；4.合并DPD相关优化和调试日志；5.合并IQ 频谱数据接收由 eth1 调整至 eth0，降低对外部网口连接状态的依赖。

2026-07-22 17:08:03 +08:00

sync_to_bkp_file.sh

V125-260722：(暂时发现DPD/FSSI/网页频谱显示都不正常，临时提交)1.合并增加 Web 端 FPGA .mcs 在线升级功能，支持升级进度及错误状态反馈。2.合并优化 FPGA 升级后的恢复流程，实现无需断电的 FPGA 配置、JESD 链路及 RF 热恢复。3.合并重构 ORx 功率、FSSI 和 FWD 计算；4.合并DPD相关优化和调试日志；5.合并IQ 频谱数据接收由 eth1 调整至 eth0，降低对外部网口连接状态的依赖。

2026-07-22 17:08:03 +08:00